Der KPA EtherCAT Master ab der Version 2.4 unterstützt die Funktion „Hardware timed send“. Sie ermöglicht das Senden des zyklischen Rahmens genau zu Beginn des Master-Zyklus ohne jegliche Verzögerungen. Normalerweise beginnt der Master mit der Vorbereitung des zyklischen Rahmens zu Beginn des Master-Zyklus. Resultierend verzögert sich der tatsächliche Zeitpunkt der Frame-Sendung um die Zeit der Vorbereitung.
Die Funktion des hardwaregesteuerten Sendens kann nur aktiviert werden, wenn das Zielsystem über einen Hardware-Timer verfügt. Bei aktiviertem hardwaregesteuertem Senden bereitet der Master die Frames im Voraus vor, bevor er den Zyklus startet, und übergibt sie an ein Hardwaremodul (HW-Modul) auf dem Ziel. Wenn der Zyklus beginnt, sendet das HW-Modul daher nur die vorbereiteten Frames ohne Verzögerung. Das Feature ist anwendbar für Zielsysteme, die auf Basis der Xilinx Zynq SoC / Zynq UltraScale+ MPSoC Familie, Intel FPGA Cyclone V SoC und Texas Instruments Sitara AM437x/AM57x entwickelt wurden. Die Funktion wird als zusätzliche Produkteigenschaft lizenziert.
Zeitgesteuerte Sende-Emulation
Verfügt das Zielsystem über keinen Hardware-Timer, kann das hardwaregesteuerte Senden zwar nicht aktiviert werden, allerdings kann eine Software-Emulation davon verwendet werden. Die Timed-Send-Emulation ermöglicht es, die Timed-Send-Funktionalität zu imitieren. Sowohl die Emulation als auch das hardwaregestützte zeitgesteuerte Senden minimieren den Jitter beim Senden zyklischer Frames.
Die Emulation des zeitgesteuerten Sendens bereitet die Frames ebenfalls vor, bevor der Zyklus beginnt, und übergibt sie an einen separaten Thread (anstelle des HW-Moduls). Dieser sendet, sobald der Zyklus beginnt.
Diese Funktion ist in allen Master-Klassen enthalten und erfordert keine zusätzliche Lizenzierung.
